A.同步計數(shù)器
B.加法計數(shù)器
C.減法計數(shù)器
D.異步計數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.寫方程式
B.計算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時序圖說明電路的邏輯功能
A.統(tǒng)計輸入脈沖的個數(shù)
B.用于記時、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計數(shù)器
B.二進(jìn)制計數(shù)器
C.十進(jìn)制計數(shù)器
D.N進(jìn)制計數(shù)器
最新試題
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
根據(jù)什么判斷簡單電路中的險象存在?
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。