A.驅(qū)動方程
B.輸出方程
C.時鐘方程
D.狀態(tài)方程
您可能感興趣的試卷
你可能感興趣的試題
A.同步時序邏輯電路
B.異步時序邏輯電路
C.555定時器電路
D.脈沖產(chǎn)生電路
A.加法計數(shù)器
B.二進制計數(shù)器
C.十進制計數(shù)器
D.N進制計數(shù)器
A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步,而異步時序電路中沒有統(tǒng)一的時鐘脈沖,電路的狀態(tài)隨輸入信號的改變而相應改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中,任一時刻,幾個輸入變量可以同時變化。
D.異步時序電路中,每個時刻僅允許一個輸入信號發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
A.數(shù)碼寄存器
B.計數(shù)器
C.移位寄存器
D.序列信號檢查器
A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程
最新試題
根據(jù)什么判斷簡單電路中的險象存在?
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
具有“有1出0、全0出1”功能的邏輯門是()
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
()在計算機系統(tǒng)中得到了廣泛的應用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
以下代碼中為無權(quán)碼的為()。