A.寫(xiě)方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫(huà)出狀態(tài)轉(zhuǎn)換圖或者時(shí)序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時(shí)序圖說(shuō)明電路的邏輯功能
您可能感興趣的試卷
你可能感興趣的試題
A.統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)
B.用于記時(shí)、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動(dòng)方程
B.輸出方程
C.時(shí)鐘方程
D.狀態(tài)方程
A.同步時(shí)序邏輯電路
B.異步時(shí)序邏輯電路
C.555定時(shí)器電路
D.脈沖產(chǎn)生電路
A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步,而異步時(shí)序電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖,電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中,任一時(shí)刻,幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中,每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化,以避免電路中可能出現(xiàn)的競(jìng)爭(zhēng)現(xiàn)象。
最新試題
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
以下代碼中為無(wú)權(quán)碼的為()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
電可擦除的PROM器件是()
TTL與非門(mén)閾值電壓UT的典型值是()
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。