A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步,而異步時(shí)序電路中沒有統(tǒng)一的時(shí)鐘脈沖,電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中,任一時(shí)刻,幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中,每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
A.數(shù)碼寄存器
B.計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢查器
A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程
A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器
A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路
最新試題
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
電可擦除的PROM器件是()
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?