A.同步時(shí)序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時(shí)序電路
您可能感興趣的試卷
你可能感興趣的試題
A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲(chǔ)
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運(yùn)算
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計(jì)數(shù)器
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.同步結(jié)構(gòu)
B.主從結(jié)構(gòu)
C.邊沿結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結(jié)構(gòu)的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
D.D鎖存器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.有2個(gè)穩(wěn)定狀態(tài),即0態(tài)和1態(tài)
B.觸發(fā)器除了可以置0和置1外,還可以置為高阻態(tài)。
C.在外加輸入信號(hào)的觸發(fā)下,觸發(fā)器可以改變?cè)瓉淼臓顟B(tài),具有置0和置1功能。
D.沒有外加信號(hào)作用時(shí),觸發(fā)器可以保持原來的狀態(tài)不變。
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()