A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
您可能感興趣的試卷
你可能感興趣的試題
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.同步結(jié)構(gòu)
B.主從結(jié)構(gòu)
C.邊沿結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結(jié)構(gòu)的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
D.D鎖存器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
最新試題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()