A.同步結構
B.主從結構
C.邊沿結構
D.維持-阻塞結構
您可能感興趣的試卷
你可能感興趣的試題
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結構的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
D.D鎖存器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.同步DC觸發(fā)器
B.同步RS觸發(fā)器
C.主從RS觸發(fā)器
D.基本RS觸發(fā)器
A.有2個穩(wěn)定狀態(tài),即0態(tài)和1態(tài)
B.觸發(fā)器除了可以置0和置1外,還可以置為高阻態(tài)。
C.在外加輸入信號的觸發(fā)下,觸發(fā)器可以改變原來的狀態(tài),具有置0和置1功能。
D.沒有外加信號作用時,觸發(fā)器可以保持原來的狀態(tài)不變。
最新試題
TTL與非門閾值電壓UT的典型值是()
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
如要將一個最大幅度為5.1V的模擬信號轉換為數字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
()在計算機系統(tǒng)中得到了廣泛的應用,其中一個重要用途是構成數據總線。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
采用浮柵技術的EPROM中存儲的數據是()可擦除的。