多項(xiàng)選擇題下列邏輯電路中為時(shí)序邏輯電路的是()。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題描述觸發(fā)器邏輯功能的方法有()。
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
2.多項(xiàng)選擇題既克服了空翻現(xiàn)象,又無一次變化問題的常用集成觸發(fā)器有()。
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
3.多項(xiàng)選擇題集成觸發(fā)器有()3種結(jié)構(gòu)。
A.同步結(jié)構(gòu)
B.主從結(jié)構(gòu)
C.邊沿結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
4.多項(xiàng)選擇題邊沿結(jié)構(gòu)的集成觸發(fā)器包括().
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結(jié)構(gòu)的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
5.多項(xiàng)選擇題有直接控制問題的觸發(fā)器包括()。
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
D.D鎖存器
最新試題
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
題型:單項(xiàng)選擇題
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型:單項(xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
題型:單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
題型:單項(xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
題型:單項(xiàng)選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型:問答題
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
題型:單項(xiàng)選擇題
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
題型:問答題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
題型:單項(xiàng)選擇題
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
題型:單項(xiàng)選擇題