單項(xiàng)選擇題TTL與非門(mén)閾值電壓UT的典型值是（）
A.0.4V
B.1.4V
C.2V
D.2.4V
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是（）
A.Uol≤0.3V
B.Uol≥0.3V
C.Uol≤0.4V
D.Uol=0.8V
2.單項(xiàng)選擇題TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）
A.Uoh≥1.4V
B.Uoh≥2.4V
C.Uoh≥3.3V
D.Uoh=3.6V
3.問(wèn)答題一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
5.問(wèn)答題簡(jiǎn)述VHDL語(yǔ)言的主要優(yōu)點(diǎn)。
最新試題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：?jiǎn)柎痤}
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：?jiǎn)雾?xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
題型：?jiǎn)柎痤}
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：?jiǎn)雾?xiàng)選擇題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
題型：?jiǎn)柎痤}