A.D觸發(fā)器
B.同步觸發(fā)器
C.JK觸發(fā)器
D.T和T’觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.基本RS觸發(fā)器
B.同步觸發(fā)器
C.主從觸發(fā)器
D.JK觸發(fā)器
A.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)
B.有三個(gè)穩(wěn)定狀態(tài)
C.根據(jù)不同的輸入信號(hào)可以置成1或0狀態(tài)
D.沒(méi)有記憶功能
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.狀態(tài)轉(zhuǎn)換卡諾圖
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
最新試題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
以下代碼中為無(wú)權(quán)碼的為()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()