單項(xiàng)選擇題與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
A.網(wǎng)絡(luò)電阻精度
B.模擬開(kāi)關(guān)導(dǎo)通電阻
C.電流建立時(shí)間
D.加法器
您可能感興趣的試卷
你可能感興趣的試題
3.單項(xiàng)選擇題若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
A.RAM
B.COMP
C.ROM
D.MUX
4.單項(xiàng)選擇題ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
A.代碼轉(zhuǎn)換
B.邏輯函數(shù)
C.乘法運(yùn)算
D.計(jì)數(shù)器
5.單項(xiàng)選擇題電可擦除的PROM器件是（）
A.EPROM
B.E2PROM
C.PLA
D.PAL
最新試題
TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門(mén)，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：?jiǎn)雾?xiàng)選擇題