A.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)
B.有三個(gè)穩(wěn)定狀態(tài)
C.根據(jù)不同的輸入信號可以置成1或0狀態(tài)
D.沒有記憶功能
您可能感興趣的試卷
你可能感興趣的試題
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.狀態(tài)轉(zhuǎn)換卡諾圖
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.冒險(xiǎn)競爭
B.安全競爭
C.功能競爭
D.邏輯競爭
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
具有“有1出0、全0出1”功能的邏輯門是（）
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？