A.計(jì)數(shù)器
B.寄存器
C.全加器
D.序列信號(hào)檢測(cè)器
您可能感興趣的試卷
你可能感興趣的試題
A.狀態(tài)轉(zhuǎn)換圖
B.特性方程
C.卡諾圖
D.數(shù)理方程
A.計(jì)數(shù)器
B.移位寄存器
C.全加器
D.序列信號(hào)檢測(cè)器
A.8
B.4
C.3
D.2
A.0111
B.0110
C.1000
D.0011
A.10個(gè)CP脈沖，正脈沖寬度為1個(gè)CP周期
B.10個(gè)CP脈沖，正脈沖寬度為2個(gè)CP周期
C.10個(gè)CP脈沖，正脈沖寬度為4個(gè)CP周期
D.10個(gè)CP脈沖，正脈沖寬度為8個(gè)CP周期
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
電可擦除的PROM器件是（）
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。