A.計數(shù)器
B.移位寄存器
C.全加器
D.序列信號檢測器
您可能感興趣的試卷
你可能感興趣的試題
A.8
B.4
C.3
D.2
A.0111
B.0110
C.1000
D.0011
A.10個CP脈沖，正脈沖寬度為1個CP周期
B.10個CP脈沖，正脈沖寬度為2個CP周期
C.10個CP脈沖，正脈沖寬度為4個CP周期
D.10個CP脈沖，正脈沖寬度為8個CP周期
A.只能用反饋復位法清零
B.只能用修改驅動方程的方法
C.必須用反饋復位法清零并修改驅動方程
D.可以采用反饋復位法（置位法），也可以采用修改驅動方程的方法保證電路能白行啟動。
A.10
B.20
C.1000
D.1024
最新試題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
27系列EPROM存儲的數(shù)據是（）可擦除的。
與倒T形電阻網絡DAC相比，權電流網絡D/A轉換器的主要優(yōu)點是消除了（）對轉換精度的影響。
以下哪個編碼不能是二－十進制譯碼器的輸入編碼（）
ROM可以用來存儲程序、表格和大量固定數(shù)據，但它不可以用來實現(xiàn)（）。
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應選用（）位ADC。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
兩個與非門構成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。