A.可逆計數(shù)器
B.循環(huán)計數(shù)器
C.同步計數(shù)器
D.異步計數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.集成定時器
B.組合邏輯電路
C.存儲電路
D.脈沖產(chǎn)生電路
A.進行狀態(tài)編碼
B.進行電路設計
C.列出真值表
D.畫出邏輯圖
A.級連法
B.置位法
C.復位法
D.擴展法
A.同步時序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時序電路
A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運算
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計數(shù)器
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.同步結構
B.主從結構
C.邊沿結構
D.維持-阻塞結構
A.下降沿觸發(fā)的JK觸發(fā)器
B.維持-阻塞結構的D觸發(fā)器
C.主從RS觸發(fā)器
D.T觸發(fā)器
最新試題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
試提出數(shù)字頻率計的三種設計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設計方案是最佳嗎?簡述理由。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
若停電數(shù)分鐘后恢復供電,()中的信息能夠保持不變。
根據(jù)什么判斷簡單電路中的險象存在?
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。