多項(xiàng)選擇題求一個(gè)邏輯函數(shù)F的對偶式,可將F中的().

A.“·”換成“+”,“+”換成“·”
B.原變量換成反變量,反變量換成原變量
C.變量不變
D.常數(shù)中“0”換成“1”,“1”換成“0”


你可能感興趣的試題

1.多項(xiàng)選擇題在用卡諾圖化簡邏輯函數(shù)時(shí),畫圈是很關(guān)鍵的一步,下面對畫圈規(guī)則描述正確的是()。

A.“1”格允許被一個(gè)以上的圈所包圍。
B.“1”格不能漏畫。
C.圈的個(gè)數(shù)要盡量少,圈的面積應(yīng)盡量的大。
D.每圈必有一個(gè)新“1“格。

2.多項(xiàng)選擇題用卡諾圖化簡邏輯函數(shù)的步驟除了將函數(shù)化簡為最小項(xiàng)之和的形式外還有()。

A.畫出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項(xiàng)
C.寫出最簡“與或”邏輯函數(shù)表達(dá)式
D.寫出最簡“與或非”邏輯函數(shù)表達(dá)式

3.多項(xiàng)選擇題卡諾圖的特點(diǎn)是()。

A.卡諾圖中的方塊數(shù)等于最小項(xiàng)總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進(jìn)制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個(gè)上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。

4.多項(xiàng)選擇題一個(gè)邏輯函數(shù)以最大項(xiàng)之積表示的形式是唯一的,下面對最大項(xiàng)性質(zhì)的描述正確的().

A.對于任一個(gè)最大項(xiàng),只有對應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個(gè)最大項(xiàng)Mi和Mj,其邏輯或?yàn)?。
C.n個(gè)變量的最大項(xiàng)之邏輯與為0。
D.具有相鄰性的兩個(gè)最大項(xiàng)之積可以合并成一個(gè)或項(xiàng),并消去一對因子。

5.多項(xiàng)選擇題下面對最小項(xiàng)性質(zhì)的描述正確的是()。

A.任意兩個(gè)最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng),并消去一對因子。

最新試題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。

題型:問答題

簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型:問答題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。

題型:單項(xiàng)選擇題

利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。

題型:單項(xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。

題型:單項(xiàng)選擇題

用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。

題型:單項(xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。

題型:問答題

DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?

題型:問答題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。

題型:單項(xiàng)選擇題

以下代碼中為無權(quán)碼的為()。

題型:單項(xiàng)選擇題