A.卡諾圖中的方塊數(shù)等于最小項(xiàng)總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進(jìn)制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。
您可能感興趣的試卷
你可能感興趣的試題
A.對于任一個最大項(xiàng),只有對應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個最大項(xiàng)Mi和Mj,其邏輯或?yàn)?。
C.n個變量的最大項(xiàng)之邏輯與為0。
D.具有相鄰性的兩個最大項(xiàng)之積可以合并成一個或項(xiàng),并消去一對因子。
A.任意兩個最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個最小項(xiàng)之和可以合并成一項(xiàng),并消去一對因子。
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
A.0⊙0=0
B.1⊙1=1
C.0⊙1=1
D.0⊙0=1
A.0+0=0
B.0+1=1
C.1+0=0
D.1+1=0
最新試題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
具有“有1出0、全0出1”功能的邏輯門是()
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體?是否可以有多個實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
以下代碼中為無權(quán)碼的為()。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。