A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
您可能感興趣的試卷
你可能感興趣的試題
A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖
A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)
A.包圍圈盡可能的大，個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n（n＝1、2、…）
C.允許重復(fù)圈1，但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與（·）換成或（＋），或（＋）換成與（·）
B.原變量變換為反變量，反變量變換為原變量
C.0換成1，1換成0
D.化成最簡與或表達(dá)式
最新試題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。