A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖
您可能感興趣的試卷
你可能感興趣的試題
A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)
A.包圍圈盡可能的大,個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n(n=1、2、…)
C.允許重復(fù)圈1,但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與(·)換成或(+),或(+)換成與(·)
B.原變量變換為反變量,反變量變換為原變量
C.0換成1,1換成0
D.化成最簡(jiǎn)與或表達(dá)式
A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
最新試題
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
具有“有1出0、全0出1”功能的邏輯門是()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
以下代碼中為無權(quán)碼的為()。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。