A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
您可能感興趣的試卷
你可能感興趣的試題
A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)
A.包圍圈盡可能的大，個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n（n＝1、2、…）
C.允許重復(fù)圈1，但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過(guò)的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與（·）換成或（＋），或（＋）換成與（·）
B.原變量變換為反變量，反變量變換為原變量
C.0換成1，1換成0
D.化成最簡(jiǎn)與或表達(dá)式
A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
最新試題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說(shuō)明理由。