多項(xiàng)選擇題用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路,常用的門電路有()。

A.與門
B.與非門
C.非門
D.或門


你可能感興趣的試題

1.多項(xiàng)選擇題對(duì)TTL或門多余輸入端的處理,正確的是()

A.接地
B.接電源
C.懸空
D.與使用端并聯(lián)

2.多項(xiàng)選擇題對(duì)TTL與門多余輸入端的處理,正確的是()

A.接地
B.接電源
C.懸空
D.與使用端并聯(lián)

3.多項(xiàng)選擇題與TTL電路相比,CMOS電路的特點(diǎn)是()

A.噪聲容限低
B.電源適用范圍寬
C.功耗極低
D.扇出能力強(qiáng)

4.多項(xiàng)選擇題CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是()。

A.微功耗
B.高速度
C.高抗干擾能力
D.電源范圍寬

5.多項(xiàng)選擇題三極管作為開關(guān)使用時(shí),要提高開關(guān)速度,可()。

A.降低飽和深度
B.增加飽和深度
C.采用有源泄放回路
D.采用抗飽和三極管

最新試題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:單項(xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。

題型:單項(xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門是()

題型:單項(xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。

題型:問答題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:單項(xiàng)選擇題

用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型:單項(xiàng)選擇題

利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。

題型:單項(xiàng)選擇題

若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。

題型:單項(xiàng)選擇題

電可擦除的PROM器件是()

題型:單項(xiàng)選擇題

DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?

題型:問答題