您可能感興趣的試卷
你可能感興趣的試題
A.=
B.:=
C.<=
D.==
A.=
B.:=
C.<=
D.==
A.可以進行運算和直接代入
B.不能進行運算和直接代入
C.不能進行運算但可以直接代入
D.可以進行運算但不能直接代入
A.AND
B.OR
C.XOR
D.NOT
A.結(jié)構(gòu)體對應(yīng)的實體的端口表中
B.結(jié)構(gòu)體中關(guān)鍵詞BEGIN前
C.結(jié)構(gòu)體中關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.結(jié)構(gòu)體(ARCHITECTURE)
B.進程(PROCESS)中的關(guān)鍵詞BEGIN前
C.進程(PROCESS)中的關(guān)鍵詞BEGIN后
D.程序包(PACKAGE)
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
A.順序
B.并行
C.即可順序也可并行
D.無法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計單元
最新試題
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
以下代碼中為無權(quán)碼的為()。
TTL與非門閾值電壓UT的典型值是()