A.OLMC
B.固定的
C.只可一次編程
D.可重復(fù)編程
您可能感興趣的試卷
你可能感興趣的試題
A.便于仿真測試
B.集成密度高
C.可硬件加密
D.可改寫
A.與陣列
B.或陣列
C.輸入緩沖電路
D.輸出電路
A.PROM的與陣列固定，不可編程
B.PROM與陣列、或陣列均不可編程
C.PAL與陣列、或陣列均可編程
D.PAL的與陣列可編程
A.與陣列可編程
B.或陣列固定
C.與陣列固定
D.或陣列可編程
A.可編程的與邏輯陣列
B.固定的或邏輯陣列
C.可編程的或邏輯陣列
D.輸出電路
最新試題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少？
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。