A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì),增加冗余項(xiàng)
您可能感興趣的試卷
你可能感興趣的試題
A.化簡函數(shù)表達(dá)式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達(dá)式
B.化簡函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達(dá)式畫出邏輯圖
A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器
A.真值表
B.卡諾圖
C.邏輯表達(dá)式
D.時(shí)序圖
A.由常用門電路組合而成
B.無輸出到輸入的反饋連接
C.不包含可以存儲信號的記憶元件
D.輸出只由輸入決定
最新試題
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?