A.真值表
B.卡諾圖
C.邏輯表達(dá)式
D.時(shí)序圖
您可能感興趣的試卷
你可能感興趣的試題
A.由常用門電路組合而成
B.無(wú)輸出到輸入的反饋連接
C.不包含可以存儲(chǔ)信號(hào)的記憶元件
D.輸出只由輸入決定
A.邏輯競(jìng)爭(zhēng)
B.臨界競(jìng)爭(zhēng)
C.非臨界競(jìng)爭(zhēng)
D.功能競(jìng)爭(zhēng)
A.級(jí)連法
B.擴(kuò)展法
C.降維法
D.重新選擇器件，使m＝n
A.譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.加法器
A.SSI
B.MSI
C.LSI
D.VLSI
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
以下代碼中為無(wú)權(quán)碼的為（）。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。