A.在時(shí)間和數(shù)值變化上都是離散的信號(hào);
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào);
C.屬于二值信號(hào),用高電平和電平來表示;
D.無規(guī)律變化信號(hào)。
您可能感興趣的試卷
你可能感興趣的試題
A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
A.TTL
B.ECL
C.HTL
D.I2L
A.高電平
B.低電平
C.高阻
D.失效
A.TTL集成門電路的電源電壓比CMOS集成門電路的電源電壓范圍寬。
B.TTL集成門電路的功耗比CMOS集成門電路的功耗低。
C.TTL與非門的輸入端可以懸空,CMOS與非門的輸入端不可以懸空。
D.TTL與非門和CMOS與非門的輸入端都可以懸空。
最新試題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲(chǔ)容量為多少?
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。