單項(xiàng)選擇題在下列器件中，不屬于PLD的器件是（）。
A.PROM
B.EPROM
C.SRAM
D.PLA
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題不屬于PLD基本結(jié)構(gòu)部分的是（）。
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
2.單項(xiàng)選擇題PLD（可編程邏輯器件）屬于（）電路。
A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動(dòng)生成
3.單項(xiàng)選擇題邏輯器件（）屬于非用戶定制電路。
A.邏輯門
B.GAL
C.PROM
D.PLA
4.單項(xiàng)選擇題在A/D轉(zhuǎn)換器中，已知是量化單位，若采用“有舍有取”方法劃分量化電平，則量化誤差為（）。
A.1／4
B.1／2
C.1
D.2
5.單項(xiàng)選擇題已知Tcp是8位逐次漸近型A／D轉(zhuǎn)換器的輸入時(shí)鐘周期，則完成一次轉(zhuǎn)換需要的時(shí)間是（）Tcp。
A.8
B.9
C.10
D.11
最新試題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。
題型：問答題
TTL與非門閾值電壓UT的典型值是（）
題型：單項(xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：單項(xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：單項(xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：單項(xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題