A.1/3VCC
B.2/3VCC
C.VCC
D.1/2VCC
您可能感興趣的試卷
你可能感興趣的試題
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.存儲器信號
D.把緩慢信號變成矩形波
A.時序邏輯
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
A.電路簡單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
A.3
B.4
C.5
D.6
A.畫原始狀態(tài)轉(zhuǎn)換圖
B.進行狀態(tài)編碼
C.求時鐘方程
D.求驅(qū)動方程
最新試題
利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少？
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（）
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。