A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.存儲(chǔ)器信號(hào)
D.把緩慢信號(hào)變成矩形波
您可能感興趣的試卷
你可能感興趣的試題
A.時(shí)序邏輯
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
A.電路簡(jiǎn)單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
A.3
B.4
C.5
D.6
A.畫原始狀態(tài)轉(zhuǎn)換圖
B.進(jìn)行狀態(tài)編碼
C.求時(shí)鐘方程
D.求驅(qū)動(dòng)方程
A.l～10
B.1～16
C.1～99
D.1～100
最新試題
具有“有1出0、全0出1”功能的邏輯門是（）
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。