A.輸出電壓
B.上限閥值電壓
C.下限閥值電壓
D.回差電壓
您可能感興趣的試卷
你可能感興趣的試題
A.脈沖周期
B.脈沖幅度
C.脈沖寬度
D.上升、下降時(shí)間
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.555定時(shí)器
A.由門電路構(gòu)成的多諧振蕩器
B.石英晶體多諧振蕩器
C.555集成電路構(gòu)成的多諧振蕩器
D.由觸發(fā)器構(gòu)成的多諧振蕩器
A.輸出信號(hào)與輸入信號(hào)異步
B.各觸發(fā)器翻轉(zhuǎn)異步
C.輸入信號(hào)與時(shí)鐘脈沖異步
D.預(yù)置數(shù)控制與時(shí)鐘信號(hào)異步
A.雙拍接收寄存器存前要清零，單拍不必
B.單拍接收寄存器存前要清零，雙拍不必
C.兩者都必須清零
D.兩者都不必清零
最新試題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是（）