多項(xiàng)選擇題組合邏輯電路的特點(diǎn)是()。

A.不含記憶電路
B.不含反饋電路
C.從輸入端開(kāi)始單向傳輸?shù)捷敵?
D.任何時(shí)候的輸出僅與當(dāng)時(shí)的輸入有關(guān)


你可能感興趣的試題

1.多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)中,常用的消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法是()。

A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計(jì),增加冗余項(xiàng)

2.多項(xiàng)選擇題組合邏輯電路分析步驟除了根據(jù)給定的邏輯圖寫(xiě)出輸出函數(shù)表達(dá)式還有()。

A.化簡(jiǎn)函數(shù)表達(dá)式
B.列出真值表
C.說(shuō)明給定電路的基本功能
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫(huà)出邏輯圖

3.多項(xiàng)選擇題組合邏輯電路的設(shè)計(jì)過(guò)程除了邏輯抽象還包含()

A.根據(jù)給定的邏輯圖寫(xiě)出輸出邏輯函數(shù)表達(dá)式
B.化簡(jiǎn)函數(shù)表達(dá)式
C.列出真值表
D.根據(jù)最簡(jiǎn)輸出函數(shù)表達(dá)式畫(huà)出邏輯圖

4.多項(xiàng)選擇題下列器件屬于組合邏輯器件的是()。

A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器

5.多項(xiàng)選擇題組合電路邏輯功能的表示方法有()。

A.真值表
B.卡諾圖
C.邏輯表達(dá)式
D.時(shí)序圖

最新試題

具有“有1出0、全0出1”功能的邏輯門(mén)是()

題型:?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?

題型:?jiǎn)柎痤}

利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。

題型:?jiǎn)雾?xiàng)選擇題

()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型:?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。

題型:?jiǎn)柎痤}

7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:?jiǎn)雾?xiàng)選擇題