A.共發(fā)射極
B.共集電極
C.共陰極
D.共陽極
您可能感興趣的試卷
你可能感興趣的試題
A.8421BCD編碼器
B.二進(jìn)制編碼器
C.十進(jìn)制編碼器
D.二-十進(jìn)制編碼器
A.數(shù)字電路
B.模擬電路
C.組合邏輯電路
D.時(shí)序邏輯電路
A.卡諾圖中有2個(gè)1格相鄰,可以消去1個(gè)互反變量
B.卡諾圖中有4個(gè)1格相鄰,可以消去2個(gè)互反變量
C.卡諾圖中有8個(gè)1格相鄰,可以消去4個(gè)互反變量
D.卡諾圖中有16個(gè)1格相鄰,可以消去8個(gè)互反變量
A.并項(xiàng)法
B.吸收法
C.消去法
D.配項(xiàng)法
A.如果A+B=A+C,則B=C
B.如果AB=AC,則B=C
C.如果A+1=1,則A=0
D.如果A+A=A,則A=1
A.5V
B.10V
C.25V
D.220V
A.高電平
B.上升沿
C.下降沿
D.低電平
A.有可能出現(xiàn)不確定狀態(tài)
B.具有置數(shù)功能
C.具有翻轉(zhuǎn)功能
D.具有保持記憶功能
A.有可能出現(xiàn)不確定狀態(tài)
B.具有置0功能
C.具有置1功能
D.具有保持記憶功能
A.對于輸入信號沒有制約條件
B.不允許J、K同時(shí)為1
C.允許J、K同時(shí)為1
D.允許J、K同時(shí)為0
最新試題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
具有“有1出0、全0出1”功能的邏輯門是()