多項(xiàng)選擇題數(shù)字系統(tǒng)中常用的LSI(大規(guī)模集成電路)可分為()三種類(lèi)型。

A.非用戶(hù)定制電路
B.全用戶(hù)定制電路
C.半用戶(hù)定制電路
D.PLD器件


你可能感興趣的試題

1.多項(xiàng)選擇題一個(gè)完整的PLD設(shè)計(jì)流程有設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入等四個(gè)步驟和()兩驗(yàn)證過(guò)程。

A.設(shè)計(jì)校驗(yàn)(功能仿真和時(shí)序仿真)
B.器件加密
C.器件老化
D.器件測(cè)試

2.多項(xiàng)選擇題一個(gè)完整的PLD設(shè)計(jì)流程有哪幾個(gè)步驟和兩種驗(yàn)證過(guò)程。()

A.設(shè)計(jì)準(zhǔn)備
B.設(shè)計(jì)輸入
C.設(shè)計(jì)處理
D.器件編程

3.多項(xiàng)選擇題PLD的設(shè)計(jì)方法主要有()。

A.積木式
B.模塊式
C.自下而上式
D.自上而下式

4.多項(xiàng)選擇題下列PLD電路的或陣列可編程的器件是()。

A.PROM
B.FPLA
C.PAL
D.GAL

5.多項(xiàng)選擇題下列PLD電路的與陣列可編程的器件是()。

A.PROM
B.FPLA
C.PAL
D.GAL

最新試題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:?jiǎn)雾?xiàng)選擇題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?

題型:?jiǎn)柎痤}

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱(chēng)為()觸發(fā)器。

題型:?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸入短路電流IIS的參數(shù)規(guī)范值是()。

題型:?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?

題型:?jiǎn)柎痤}

判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT,c是INTEGER,執(zhí)行c<=a+b。

題型:?jiǎn)柎痤}

以下代碼中為無(wú)權(quán)碼的為()。

題型:?jiǎn)雾?xiàng)選擇題