單項(xiàng)選擇題只考慮本位數(shù)而不考慮低位來的進(jìn)位的加法稱為（）。
A.全加
B.半加
C.全減
D.半減
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題能完成兩個(gè)l位二進(jìn)制數(shù)相加并考慮到低位來的進(jìn)位的器件稱為（）。
A.編碼器
B.譯碼器
C.全加器
D.半加器
2.單項(xiàng)選擇題能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為（）。
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
3.單項(xiàng)選擇題組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)是由于（）引起的。
A.電路不是最簡(jiǎn)
B.電路有多個(gè)輸出
C.電路中存在延遲
D.電路使用不同的門電路
4.單項(xiàng)選擇題在組合邏輯電路的常用設(shè)計(jì)方法中，可以用（）來表示邏輯抽象的結(jié)果。
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
5.單項(xiàng)選擇題在下列電路中，只有（）屬于組合邏輯電路。
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
最新試題
以下代碼中為無權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：?jiǎn)柎痤}
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：?jiǎn)雾?xiàng)選擇題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。
題型：?jiǎn)柎痤}
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：?jiǎn)雾?xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：?jiǎn)柎痤}
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：?jiǎn)柎痤}