單項(xiàng)選擇題HDPLD比較適合用在以()的數(shù)字系統(tǒng)。

A.復(fù)雜
B.控制為主
C.時(shí)序?yàn)橹?
D.較簡(jiǎn)單


你可能感興趣的試題

1.單項(xiàng)選擇題以下可編程邏輯器件中,集成密度最高的是()。

A.PAL
B.GAL
C.HDPLD
D.FPGA

2.單項(xiàng)選擇題在系統(tǒng)可編是指:對(duì)位于()的可編程邏輯器件進(jìn)行編程。

A.用戶(hù)電路板
B.特制的電路板
C.編程器
D.專(zhuān)用編程器

4.單項(xiàng)選擇題低密度可編程器件的代表是()。

A.PLA
B.PAL
C.GAL
D.E2PROM

最新試題

27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。

題型:?jiǎn)柎痤}

DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?

題型:?jiǎn)柎痤}

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()

題型:?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT,c是INTEGER,執(zhí)行c<=a+b。

題型:?jiǎn)柎痤}