單項(xiàng)選擇題欲增加集成單穩(wěn)電路的延遲時(shí)間tw，可以（）。
A.提高VCC
B.降低VCC：
C.增大CX，
D.減小RX
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題CMOS精密單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)時(shí)間tw為（）。
A.0.7RxCx
B.RxCx
C.1.1RxCx
D.2.2RxCx
2.單項(xiàng)選擇題TTL集成單穩(wěn)態(tài)電路的暫穩(wěn)態(tài)時(shí)間tw為（）。
A.0.7RxCx
B.RxCx
C.1.1RxCx
D.2.2RxCx
3.單項(xiàng)選擇題TTL與非門構(gòu)成的單穩(wěn)態(tài)電路中，其定時(shí)元件R應(yīng)滿足（）條件。
A.≤2KΩ
B.≥2KΩ
C.≤700Ω
D.≥700Ω
4.單項(xiàng)選擇題欲在一串幅度不等的脈沖信號(hào)中，剔除幅度不夠大的脈沖，可用（）電路。
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
5.單項(xiàng)選擇題若將輸入脈沖信號(hào)延遲一段時(shí)間后輸出，應(yīng)用（）電路。
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
最新試題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
題型：?jiǎn)柎痤}
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
題型：?jiǎn)柎痤}
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：?jiǎn)雾?xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
以下代碼中為無權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}