A.PLA結(jié)構(gòu)是與門陣列固定連接，而或門陣列可編程
B.PLA結(jié)構(gòu)是或門陣列固定連接，而與門陣列可編程
C.PLA結(jié)構(gòu)是與門陣列和或門陣列都可以編程
D.PLA中，一個地址碼對應的存儲單元是唯一的
您可能感興趣的試卷
你可能感興趣的試題
A.10
B.11
C.12
D.13
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
A.64000位
B.13K×8位
C.8K×8位
D.8K位
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
A.當4位二進制數(shù)B>9時，P（A>B.=1
B.當B3=A3時，P（A=B.=1
C.當B3=A3、B2=0、A2=1時，P（A>B.=1
D.當B3=A3、B2=1、A2=0時，P（A>B.=1
最新試題
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲矩陣和讀寫電路三大部分。一個RAM芯片有11個地址輸入端，8個數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。
如圖12-1所示，優(yōu)先權(quán)編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當GS為0時編碼器輸出有效，E1為0時允許模塊工作。請問當輸入線6為0，其余輸入線為1時，則輸出A2、A1、A0的狀態(tài)分別為（）。
關(guān)于可編程邏輯陣列PLA，下列說法正確的是（）。
用觸發(fā)器組成12進制數(shù)計數(shù)器，至少應用觸發(fā)器的個數(shù)為（）個。
從信息的存儲情況分類，存儲器可以分為（）兩大類。
R-S觸發(fā)器的基本性質(zhì)是（）。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
A*B*B**C=（）。
三態(tài)輸出門可用于（）。
用555定時器構(gòu)成的單穩(wěn)態(tài)電路如圖12-3所示。已知電源電壓V=10V，R=33kΩ，C=0．1μF，則輸出電壓的脈沖寬度為（）mS。