直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.設(shè)備類(lèi)型
C.數(shù)據(jù)長(zhǎng)度
D.數(shù)據(jù)速率
您可能感興趣的試卷
- 計(jì)算機(jī)水平考試中級(jí)數(shù)據(jù)庫(kù)系統(tǒng)工程師2011年上半年上午真題
- 2015年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師考試上午真題
- 2016年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師上午真題
- 數(shù)據(jù)庫(kù)系統(tǒng)工程師-計(jì)算機(jī)專(zhuān)業(yè)英語(yǔ)
- 中級(jí)數(shù)據(jù)庫(kù)系統(tǒng)工程師下午試題-13
- 數(shù)據(jù)庫(kù)系統(tǒng)工程師-計(jì)算機(jī)專(zhuān)業(yè)英語(yǔ)(三)
- 2011年上半年數(shù)據(jù)庫(kù)系統(tǒng)工程師下午試題
你可能感興趣的試題
直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.起始地址
C.設(shè)備類(lèi)型
D.數(shù)據(jù)速率
直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.系統(tǒng)時(shí)鐘
C.系統(tǒng)總線(xiàn)
D.中央處理器
直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.運(yùn)算器
C.緩存
D.中央處理器
直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過(guò)程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后,DMA控制器接管(1)的控制權(quán)。
③在DMA控制器的控制下,在存儲(chǔ)器和(2)之間直接進(jìn)行數(shù)據(jù)傳送,在傳送過(guò)程中不需要(3)的參與。開(kāi)始時(shí)需提供要傳送的數(shù)據(jù)的(4)和(5)。
④傳送結(jié)束后,向CPU返回DMA操作完成信號(hào)。
A.系統(tǒng)控制臺(tái)
B.系統(tǒng)總線(xiàn)
C.I/O控制器
D.中央處理器
現(xiàn)采用4級(jí)流水線(xiàn)結(jié)構(gòu)分別完成一條指令的取指、指令譯碼和取數(shù)、運(yùn)算以及送回運(yùn)算結(jié)果4個(gè)基本操作,每步操作時(shí)間依次為60ns、100ns、50ns和 70ns。該流水線(xiàn)的操作周期應(yīng)為(1)ns。若有一小段程序需要用20條基本指令完成(這些指令完全適合于流水線(xiàn)上執(zhí)行),則得到的第一條指令 結(jié)果需(2)ns,完成該段程序需(3)ns。在流水線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)中,頻繁執(zhí)行(4)指令時(shí)會(huì)嚴(yán)重影響機(jī)器的效率。當(dāng)有中斷請(qǐng) 求發(fā)生時(shí),采用不精確斷點(diǎn)法,則將(5)。
空白(5)處應(yīng)選擇()
A.僅影響中斷響應(yīng)時(shí)間,不影響程序的正確執(zhí)行
B.不僅影響中斷響應(yīng)時(shí)間,還影響程序的正確執(zhí)行
C.不影響中斷響應(yīng)時(shí)間,但影響程序的正確執(zhí)行
D.不影響中斷響應(yīng)時(shí)間,也不影響程序的正確執(zhí)行
最新試題
計(jì)算機(jī)硬件的典型結(jié)構(gòu)主要包括單總線(xiàn)結(jié)構(gòu)、雙總線(xiàn)結(jié)構(gòu)和采用()的大型系統(tǒng)結(jié)構(gòu)。
簡(jiǎn)述多級(jí)存儲(chǔ)體系結(jié)構(gòu)的原理。
空白(2)處應(yīng)選擇()
簡(jiǎn)述數(shù)字簽名的主要過(guò)程。
16位二進(jìn)制原碼所能表示的范圍為(),16位反碼所能表示的范圍為(),16位補(bǔ)碼所能表示的范圍為()。
空白(1)處應(yīng)選擇()
如果存儲(chǔ)器周期是400ns,而每個(gè)周期可訪(fǎng)問(wèn)4字節(jié),則存儲(chǔ)器帶寬為()。
簡(jiǎn)述RISC指令系統(tǒng)和CISC指令系統(tǒng)的區(qū)別。
假設(shè)某計(jì)算機(jī)中用一個(gè)字節(jié)表示一個(gè)數(shù),那么數(shù)-117的原碼是()反碼是()補(bǔ)碼是(),-117與小于等于()的數(shù)相加會(huì)產(chǎn)生溢出。
高速緩存中需要將主存地址轉(zhuǎn)換成cache地址,這種地址的轉(zhuǎn)換稱(chēng)為地址映像,cache的地址映像方法有()()和()