邏輯電路如圖所示，A="0"時(shí)，C脈沖來到后，JK觸發(fā)器應(yīng)：（）

由兩個(gè)主從型JK觸發(fā)器組成的邏輯電路如圖a）所示，設(shè)Q1、Q2的初始態(tài)是0、0，已知輸入信號(hào)A和脈沖信號(hào)CP的波形，如圖b）所示，當(dāng)?shù)诙€(gè)CP脈沖作用后，Q1、Q2將變?yōu)椋海ǎ?/p>

邏輯電路如圖所示，A="1"時(shí)，C脈沖來到后，D觸發(fā)器應(yīng)：（）

圖為三個(gè)二極管和電阻R組成一個(gè)基本邏輯門電路，輸入二極管的高電平和低電平分別是3V和0V，電路的邏輯關(guān)系式是：（）

（2005）圖示電路中，二極管視為理想元件，即正向電壓降為零，反向電阻為無窮大。三極管的β=100。輸入信號(hào)UA、UB的高電平是3.5V，（邏輯1），低電平是0.3V（邏輯0），若該電路的輸出電壓U0為電壓平時(shí)定為邏輯1，圖7-10-8所示電路應(yīng)為：（）

（2007）圖示電路具有：（）

（2008）如圖所示電路中，Q1、Q2的原始狀態(tài)為"11"當(dāng)送入兩個(gè)脈沖后的新狀態(tài)為：（）

（2010）由JK觸發(fā)器組成的應(yīng)用電器如圖所示，設(shè)觸發(fā)器的初值都為0，經(jīng)分析可知是一個(gè)：（）