三態(tài)輸出門(mén)可用于（）。

用觸發(fā)器組成12進(jìn)制數(shù)計(jì)數(shù)器，至少應(yīng)用觸發(fā)器的個(gè)數(shù)為（）個(gè)。

增加單穩(wěn)態(tài)觸發(fā)器的定時(shí)電阻R的值可以使輸出脈沖的（）。

在異步二進(jìn)制計(jì)數(shù)器中，從0開(kāi)始計(jì)數(shù)，當(dāng)十進(jìn)制數(shù)為60時(shí)，需要觸發(fā)器的個(gè)數(shù)為（）個(gè)。

已知Y=A+BC，則下列說(shuō)法正確的是（）。

如圖12-1所示，優(yōu)先權(quán)編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當(dāng)GS為0時(shí)編碼器輸出有效，E1為0時(shí)允許模塊工作。請(qǐng)問(wèn)當(dāng)輸入線6為0，其余輸入線為1時(shí)，則輸出A2、A1、A0的狀態(tài)分別為（）。

四位并行輸入寄存器輸入一個(gè)新的四位數(shù)據(jù)時(shí)需要（）個(gè)CP時(shí)鐘脈沖信號(hào)。

將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。

下列說(shuō)法錯(cuò)誤的是（）。

已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡(jiǎn)邏輯表達(dá)式為（）。