設(shè)圖7.5-14所示電路的2個(gè)D觸發(fā)器的初始狀態(tài)為"0"，則該電路是（）。
A.異步二進(jìn)制計(jì)數(shù)器
B.同步三進(jìn)制計(jì)數(shù)器
C.異步四進(jìn)制計(jì)數(shù)器
D.同步五進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
已知某電路在脈沖信號作用下，各觸發(fā)器的狀態(tài)如表7.5-7所示，經(jīng)分析知，該電路是（）。
A.右移寄存器
B.左移寄存器
C.并行數(shù)據(jù)寄存器
D.串行數(shù)據(jù)寄存器
將JK觸發(fā)器的J、K端連接起來（如圖7.5-9所示），若CP脈沖信號、置位端、復(fù)位端和數(shù)據(jù)X端信號如圖所示，則輸出Q的波形為（）。
A.
B.
C.
D.
已知邏輯電路如圖7.5-5所示，經(jīng)分析可知，輸出F與輸入信號X、Y之間的邏輯表達(dá)式為（）。
A.
B.
C.
D.
A.
B.
C.
D.
在圖7.4-34示運(yùn)算放大器應(yīng)用電路中，電路參數(shù)已知，那么在輸入信號的作用下，輸出uo等于（）。
A.
B.
C.[
]
D.
最新試題
函數(shù)的最簡式為（）。
邏輯變量X與1異或結(jié)果是（），與0異或的結(jié)果是（）。
如圖7-73所示，時(shí)鐘到來后，JK具有（）功能。
共集電極放大電路如圖7-56所示。已知：β=50，，當(dāng)輸入正弦電壓有效值Ui=7.5mV，輸出電壓有效值U0最接近于（）。
PLC運(yùn)行過程中，（）燈點(diǎn)亮表示CPU處于STOP（停止）模式
欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（）。
如圖7-72所示，時(shí)鐘到來后，JK具有（）功能。
S7-200PLC編程默認(rèn)的編程語言是（）？
理想二極管的正向電阻為（）。
用3個(gè)D觸發(fā)器組成的電路如圖7-69所示，觸發(fā)器F0的輸入端接+5V表明D0=1，那么，在第1個(gè)CP脈沖和第2個(gè)脈沖的上升沿過后Q2Q1Q0分別是（）。