您可能感興趣的試卷
你可能感興趣的試題
A.快速晶閘管
B.雙向晶閘管
C.逆導(dǎo)晶閘管
D.光控晶閘管
A.觸發(fā)脈沖有足夠的幅值
B.觸發(fā)脈沖波形有一定的寬度
C.觸發(fā)脈沖功率足夠
D.觸發(fā)電路有良好的抗干擾性能
A.盡量采用特性一致的元器件進(jìn)行并聯(lián)
B.盡量采用特性不一致的元器件進(jìn)行并聯(lián)
C.安裝時(shí)盡量使各并聯(lián)器件具有對(duì)稱(chēng)的位置
D.安裝時(shí)不能使各并聯(lián)器件具有對(duì)稱(chēng)的位置
A.耐壓低
B.耐壓高
C.電流大
D.電流小
A.可以控制其導(dǎo)通
B.可以控制其關(guān)斷
C.不能控制其導(dǎo)通
D.不能控制其關(guān)斷
最新試題
全加器的輸入信號(hào)是（）
所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
放大電路靜態(tài)工作點(diǎn)設(shè)置不妥當(dāng)，會(huì)產(chǎn)生飽和失真或截止失真。
下列受時(shí)鐘控制的是（）
如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）
異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級(jí)傳遞方式進(jìn)行觸發(fā)。
對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）
3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。
集成運(yùn)放的反相輸入端，當(dāng)輸入信號(hào)（ui1）由此輸入時(shí)，輸出信號(hào)（u0）與輸入ui1同相。