假定某編譯器對(duì)某段高級(jí)語(yǔ)言程序編譯生成兩種不同的指令序列S1和S2,在時(shí)鐘頻率為500MHz的機(jī)器M上運(yùn)行,目標(biāo)指令序列中用到的指令類型有A、B、C和D四類。四類指令在M上的CPI和兩個(gè)指令序列所用的各類指令條數(shù)如下表所示。
請(qǐng)問(wèn):S1和S2各有多少條指令?CPI各為多少?所含的時(shí)鐘周期數(shù)各為多少?執(zhí)行時(shí)間各為多少?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
考慮題目全部要求,設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式,并計(jì)算其操作碼的平均碼長(zhǎng)。
寫(xiě)出N=8的蝶式置換的互連函數(shù),如采用Omega網(wǎng)絡(luò),則需幾次通過(guò)才能完成此變換?畫(huà)出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。
若對(duì)數(shù)字0~9和空格采用二進(jìn)制編碼,試設(shè)計(jì)編碼平均長(zhǎng)度最短的編碼。
若在程序執(zhí)行過(guò)程中,每從主存裝入一塊到Cache,平均要對(duì)這個(gè)塊訪問(wèn)16次,計(jì)算在這種情況下的Cache命中率。
如果把一條指令的執(zhí)行過(guò)程分解為“取指令”、“分析”(包括譯碼和取操作數(shù)等)和“執(zhí)行”(包括運(yùn)算和寫(xiě)回結(jié)果等)三個(gè)階段,并采用三級(jí)流水線。仍然要采用指令取消技術(shù),請(qǐng)修改上面的程序。
為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率從0.5提高到0.94,塊的大小至少增加到幾個(gè)字?
若傳送106個(gè)文字符號(hào),且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格,按最短的編碼,共需傳送多少個(gè)二進(jìn)制位?若傳送波特率為9600bPS,共需傳送多少時(shí)間?
若采用FIFO替換算法,計(jì)算Cache的塊命中率。
如果一條指令的執(zhí)行過(guò)程分解為“取指令”和“分析”兩個(gè)階段,并采用兩級(jí)流水線。為了采用指令取消技術(shù),請(qǐng)修改上面的程序。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條,16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條,變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式,并給出指令各字段的長(zhǎng)度和操作碼的編碼。